# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-233883

(43) Date of publication of application: 02.09.1998

(51)Int.CI.

HO4N 1/028 H01L 27/148 HO4N 5/335 HO4N 9/07

(21)Application number: 09-216632

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

11.08.1997

(72)Inventor: KANESAKA YOSHINORI

(30)Priority

Priority number: 08342229

Priority date: 20.12.1996


Priority country: JP

## (54) CCD IMAGE PICKUP DEVICE AND IMAGE READER

## (57)Abstract:

PROBLEM TO BE SOLVED: To eliminate the difference of linearity characteristics caused when the electric charge stored in plural CCD shift registers are outputted by sending collectively the electric signals outputted from the photodetector groups set in a row to the output gate of a CCD shift register and outputting the electric signals after multiplexing them via a common output circuit that is unified with the CCD shift register.

SOLUTION: The electric charge stored in the photodiodes 12R, 12G and 12B constructing a color CCD image pickup device are transferred to the CCD shift registers 10R, 10G and 10B via the transfer gates 11R, 11G and 11B respectively. The registers 10R to 10B transfer the received electric charge to a common output circuit via the output gates 13R, 13G and 13B. The common output circuit is used in common among red, green and blue and consists of a reset gate 25 which resets the flowed-in electric charge in an initial state, and a source follower type preamplifier FET 16 which outputs the signal voltage of each pixel of a floating source 24 to the outside.



#### **LEGAL STATUS**

[Date of request for examination]

19.07.2001

[Date of sending the examiner's decision of

20.05.2003

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平10-233883

(43)公開日 平成10年(1998)9月2日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
H04N	1/028		H04N	1/028	С
HO1L	27/148			5/335	F
H04N	5/335	)		9/07	A
•	9/07		H01L	27/14	В

#### 審査請求 未請求 請求項の数9 OL (全 15 頁)


(21)出願番号	<b>特顧平9-216632</b>	(71) 出顧人	000002369	
			セイコーエプソン株式会社	
(22)出廣日	平成9年(1997)8月11日		東京都新宿区西新宿2丁目4番1号	
()	( ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	金坂 芳則	
(31)優先権主張番号	特題平8-342229	(1-),22,72	長野県諏訪市大和3丁目3番5号 セイコ	
(31) 支元制工政治与	10-011-			
(32)優先日	平 8 (1996)12月20日		ーエプソン株式会社内	
(33)優先權主張国	日本 (JP)	(74)代理人	弁理士 鈴木 喜三郎 (外2名)	
•				
			·	
		ı		

## (54) 【発明の名称】 CCD撮像素子及び画像読取装置

## (57)【要約】

【課題】 複数のCCDシフトレジスタに蓄積された電 荷を出力する際のリニアリティ特性の差異を解消できる カラーCCD撮像索子を提供する。

【解決手段】 複数のCCDシフトレジスタと、各CC Dシフトレジスタの出力ゲートと一体に形成され、各出 カゲートに排出された電気信号を多重化して出力する共 通出力回路と、を有し、各CCDシフトレジスタの出力 ゲートを各色毎に制御するようにした。



#### 【特許請求の範囲】

【請求項1】 それぞれ列状に並設された受光索子群か ら出力される電気信号を自己の出力ゲートへ一括排出す る複数のCCDシフトレジスタと、

各CCDシフトレジスタの出力ゲートと一体に形成さ れ、各出力ゲートに排出された電気信号を多重化して出 力する共通出力回路と、

を有することを特徴とするCCD撮像索子。

【請求項2】 各CCDシフトレジスタが、各受光索子 群の駆動を共通に制御するための第1制御信号の入力用 電極と、自己の出力ゲートと前記共通出力回路との導通 を個別的に制御するための第2制御信号の入力用電極を 有することを特徴とする請求項1記載のCCD撮像素 子。

【請求項3】 各CCDシフトレジスタが、自己の受光 素子群の駆動を個別的に制御するための第1制御信号の 入力用電極と、自己の出力ゲートと前記共通出力回路と の導通を共通に制御するための第2制御信号の入力用電 極を有することを特徴とする請求項1記載のCCD撮像 索子。

【請求項4】 各CCDシフトレジスタは、それぞれ他 のCCDシフトレジスタと相異なる色の受光量に対応す る電気信号を排出するものであることを特徴とする請求 項1、2または3記載のCCD撮像索子。

【請求項5】 前記共通出力回路は、各CCDシフトレ ジスタの出力ゲートに排出された電荷を順次電圧に変換 する単一の電荷一電圧変換部と、各出力ゲートに蓄積さ れた電荷をリセットする単一のリセットゲートとを含ん で成ることを特徴とする請求項4記載のCCD撮像素 子。

【請求項6】 それぞれ列状に並設された受光素子群か ら出力される電気信号を自己の出力ゲートへ一括排出す る複数のCCDシフトレジスタ、及び各CCDシフトレ ジスタの出力ゲートと一体に形成され、各出力ゲートに 排出された電気信号を多重化して出力する共通出力回路 を有するCCD撮像素子と、

各CCDシフトレジスタの受光素子群を共通タイミング で駆動制御し、個々の出力ゲートと前記共通出力回路と を個別的且つ異なるタイミングで導通制御するととも 力される個々の電気信号にプリチャージ成分を形成する ためのリセット制御を行う制御手段と、を有することを 特徴とする画像読取装置。

【請求項7】 それぞれ列状に並設された受光素子群か ら出力される電気信号を自己の出力ゲートへ一括排出す る複数のCCDシフトレジスタ、及び各CCDシフトレ ジスタの出力ゲートと一体に形成され、各出力ゲートに 排出された電気信号を多重化して出力する共通出力回路 を有するCCD撮像素子と、

個々のCCDシフトレジスタの受光素子群を個別的且つ 50 2 5 G, 2 5 B(統一的に説明するときは 2 5 とす

異なるタイミングで駆動制御し、各出力ゲートと前記共 通出力回路とを共通タイミングで導通制御するととも に、前配導通制御によって前配共通出力回路から多重出 力される個々の電気信号にプリチャージ成分を形成する ためのリセット制御を行う制御手段と、を有することを 特徴とする画像読取装置。

2

【請求項8】 それぞれ列状に並設された受光索子群か ち出力される電気信号を自己の出力ゲートへ一括排出す る複数のCCDシフトレジスタ、及び各CCDシフトレ 10 ジスタの出力ゲートと一体に形成され、各出力ゲートに 排出された電気信号を多重化して出力する共通出力回路 を有するCCD撮像索子と、

前記共通出力回路から多重出力される電気信号を画像情 報に変換する画像変換回路とを有し、

前記画像変換回路が、個々の電気信号を、プリチャージ 成分と信号成分との差分値を表すディジタル信号に変換 する電子回路を含んで成ることを特徴とする画像読取装

【請求項9】 前記電子回路は、前記電気信号のプリチ 20 ャージ成分を後続の信号成分の処理時間だけ遅延させる 遅延回路と、遅延後のプリチャージ成分を前記信号成分 から差し引いて差分値を表すディジタル信号を生成する 回路とを含んで成ることを特徴とする請求項8記載の画 像読取装置。

## 【発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は、例えばカラーCC D撮像素子のように複数チャネルのCCDを有するCC D撮像素子、及びこのCCD撮像素子を用いた画像読取 30 装置に関する。

#### [0002]

【従来の技術】近年、イメージスキャナ等の画像読取装 置においてカラーCCD撮像素子が多用されている。こ の種のカラーCCD撮像素子は、図12に示すように、 例えば赤 (R)、緑 (G)、青 (B) の3色の各々に対 応するCCDシフトレジスタ10R, 10G, 10B (統一的に説明するときは10とする)、転送ゲート1 1R, 11G, 11B (統一的に説明するときは11と する)、各色のフォトダイオード12R, 12G, 12 に、前記導通制御によって前記共通出力回路から多重出 40 B (統一的に説明するときは12とする)、及び各CC Dシフトレジスタ10に電荷転送用の電位差を与える複 数の電極を備え、光エネルギーによって各フォトダイオ ード12に蓄積された電荷が、それぞれ転送ゲート11 によって、各色に対応するCCDシフトレジスタ10に 転送されるようになっている。各CCDシフトレジスタ 10の出力側には、各色別々の出力ゲート23R,23 G, 23G(統一的に説明するときは23とする)、フ ローティングソース24R,24G,24B(統一的に 説明するときは24とする)、リセットゲート25尺,

る)、及び、プリアンプ(FET)26R,26G,26B(統一的に説明するときは26とする)を含んで成る出力回路が接続されており、この出力回路によって各色の電荷に対応する電気信号が外部に出力される。

【0003】図中、φ1,φ2は、各CCDシフトレジスタ10の蓄積電荷をバケツリレー式に出力回路に移動させるための電位差を付与する電位制御信号、TGは転送ゲート11の動作タイミングを決する転送ゲート信号、RGBogは各色の出力ゲート23の開閉(導通/非導通)を制御する導通制御信号、RSTはリセットゲー10ト25の開閉を制御するリセット信号、Vddはバイアス、Rout、Gout、Boutはそれぞれ赤、緑、青について出力される電気信号である。

【0004】図13は、図12に示したカラーCCD撮像素子の動作タイミング図であり、転送ゲート信号TG、電位制御信号φ1,φ2、リセット信号RST、電気信号Rout,Gout,Boutの変化過程を示している。図中、pCR,pCG,pCBはカラーCCD撮像素子から出力された各色(画素)の電気信号のプリチャージ成分、SR,SG,SBは各色の信号成分である。

【0005】図14(a)~(c)は、電荷の蓄積過程をフォトダイオード12ー転送ゲート11ーCCDシフトレジスタ10の間の電位変化によって示したものであり、図15(a)~図15(e)は、電荷転送過程を3色分のCCDシフトレジスタ10ー出力ゲート23ーフローティングソース24ーリセットゲート25間の電位の変化により示したものである。各出力ゲート23はHighレベルに固定されている。また、CCDシフトレジスタ10における電位の高低は、電子が移動し易い方を下にするようにしてある。つまり、電極にHighレベルの電圧が印加されたときは低く、Lowレベルの電圧が印加されたときは高くなるようになっている。

【0006】次に、上記カラーCCD撮像素子において、光エネルギーによって発生した電荷が電気信号として外部に出力されるまでの過程を説明する。まず、図13上段に示した各タイミングT(=t0~t6)でのカラーCCD撮像素子の状態を図14及び図15を参照して説明する。

【0007】図14(a)はタイミングTが t 0のときの状態であり、フォトダイオード12に、光エネルギーによって発生した電荷が蓄積されている。このとき、転送ゲート信号TGはLowレベルなので、転送ゲート11は閉まった(高い)状態となっている。また、CCDシフトレジスタ10には、電荷が転送されてしまった後なので、電荷は残っていない。

【0008】図14(b) はタイミングTが t 1のときの状態であり、転送ゲート信号T GがH i g h レベルとなり、転送ゲート11が開かれた(低くなった)直後の状態が示されている。このとき、フォトダイオード12に蓄積された電荷は、C C Dシフトレジスタ10に向け

て一斉に流れ込む。

【0009】図14(c)は、タイミングTが t 2のときの状態であり、フォトダイオード12の電荷が全てCCDシフトレジスタ10に流れ込んで、転送ゲート信号が10wレベルになり、転送ゲート11が閉まった状態となる。つまり、各色のフォトダイオード12に蓄積された電荷のCCDシフトレジスタ10への転送が完了する。

4

【0010】図15には、フォトダイオードからCCDシフトレジスタに転送された電荷がバケツリレー式に出力回路に転送されていく様子が示されている。

【0011】すなわち、図15 (a) はタイミングTが t2のときの状態であり、フォトダイオード12の電荷 が全てCCDシフトレジスタ10に転送される。このと き、電位制御信号φ1はHighレベル、電位制御信号 φ2はLowレベル、リセット信号RSTはLowレベ ルである。電荷は一番低いところに集まっている。

【0012】図15(b)はタイミングTがt3のときの状態である。このときは、電位制御信号φ1,φ2が20 それぞれHighからLowレベル、LowからHighレベルに変化し始める。CCDシフトレジスタ10の電位は、1/2画素分だけ出力回路の方向に移動し、それに伴い、電荷がより安定な電位の方向(1/2画素分だけ出力回路の方向)に移動していく。出力ゲート23の電位は、Highレベルで固定なので、最終段階の電荷は、3色ともフローティングソース24に流れ込む。

【0013】図15(c)はタイミングTがt4のときの状態であり、電荷が全て移動し終わった様子が示されている。このとき、フローティングソース24はFET3026のゲートに接続されており、FET26のソースフォロア回路により、フローティングソース24に蓄積された電荷量に比例した電気信号(Rout, Gout, Bout)がそれぞれ出力される。このときは、図13に示されるように、赤、緑、青の各電気信号が同時に外部に出力される。

【0014】図15(d)はタイミングTがt5のときの状態であり、電位制御信号φ1,φ2が、それぞれLowからHighレベル、HighからLowレベルに変化し始める。このときは、CCDシフトレジスタ10の電位は、1/2画索分だけ出力回路の方向に移動し、それに伴い、電荷がより安定な電位の方向(1/2画案分だけ出力回路の方向)に移動していく。

【0015】図15 (e) は タイミングTが t 6 のときの状態であり、リセット信号R S Tが L o wからH i g h レベルになってリセットゲート 2 5 が開けられ、フローティングソース 2 4 の電荷が初期化 (リセット) される。

【0016】このようにして最初の画素の赤、緑、青の信号を全て出力し終わり、タイミングt2~t6で1サ 50 イクル経過した状態になる。つまり、CCDシフトレジ/

スタ10上で、丁度1 画素分の電荷の転送が終了したことになる。以後、赤、緑、青の各画素に対応する電気信号は、電位制御信号 φ 1, φ 2、リセット信号RSTに同期して、各色別々に3つの端子から同時に出力される。

【0017】図12のようなカラーCCD撮像素子から得られる赤、緑、青についての電気信号の入出力特性(実測値)を図16に示す。図中、横軸は蓄積時間、縦軸は赤、緑、青の各信号電圧である。なお、蓄積時間とは、フォトダイオードに与える光の照射時間である。一定光量の光源を使用すれば、蓄積時間で入射角エネルギーをコントロールできることになる。蓄積時間は、色毎に光源の光量、フォトダイオードの光の変換効率が違うので、相対値で示してある。図16から明らかなように、出力回路が各色別々なので、色毎に入出力特性にずれが生じる。ごく一般的なカラーCCD撮像素子を例にとると、出力の最大値は1000mVであり、同一入力に対し出力電圧の色毎の電圧差の最大値は50mV程度である。

【0018】次に、図17を参照して従来の画像読取装 20 置の一例を説明する。

【0019】この画像競取装置2は、例えば図12に示した構造のカラーCCD撮像素子B1と、カラーCCD撮像素子B1と、カラーCCD撮像素子B1を制御する制御装置B2は、カラーCCD撮像素子B1の動作を上記電位制御信号 o1, o2、転送ゲート信号TG、リセット信号RSTにより制御する装置である。画像変換回路は、各色毎に設けられたバッファアンプB3、クランプ回路B4、及びサンプル・ホールド(S&H)回路B5と、各サンプル・ホールド回路B5の出力を選択的に切り替えて出力するアナログスイッチB6と、アナログスイッチB6の出力をディジタル信号に変換するアナログ/ディジタル変換器(以下、A/D変換器)B7とから構成される。

【0020】この画像変換回路は、カラーCCD撮像素子B1から出力された3色の画素に対応する電気信号のプリチャージ成分pcR,pcG,pcB(以下、プリチャージ部)を一定電位にクランプし、次いで信号成分SR,SG,SB(以下、信号部)をサンブル・ホールドする。サンプル・ホールドされた各電気信号は、画素毎にアナログスイッチで赤、緑、青の順に切り替えられ、時分割にA/D変換器に入力される。これは、高価なA/D変換器を1つにするためである。

【0021】上記画像読取装置の動作タイミングを図18に示す。

【0022】図18において、TG、 ø1、 ø2、RS T、Rout、Gout、Boutは、図13に示したものと同 一の信号である。また、øCLPは、カラーCCD撮像 素子B1の出力信号のプリチャージ部をクランプ回路B 4において一定電位にクランプする信号である。このク

ランプは、Highレベルの状態で行われる。 øS・H (サンプルホールド) は、カラーCCD撮像素子B1の 信号部をサンプルホールド回路B5でサンプル・ホールドするための信号である。なお、サンプル・ホールドは、Highレベルにより行われる。このクランプとサンプル・ホールドとを行う手法は相関2重サンプリング法と呼ばれており、ノイズ低減のためによく用いられる手法である。SELR、SELG、SELBは、アナログスイッチB6をON/OFF制御して、赤、緑、青の切る。これは、Highレベルにより選択可能となる。この例では、赤、緑、青の順番にONしている。アナログスイッチB6を通った各電気信号は、A/D変換器B7に入力され、以下のプロセスを経てアナログーディジタル変換される。

6

【0023】A/D変換器B7は、クロック φ A/Dが Highレベルの期間はアナログ入力部に入力された信 号ADinをサンプルし、Lowレベルの期間はホールド する。ホールドされたアナログ信号は、次のサイクルの クロック φ A/D信号の立ち上がりに同期してディジタ ル信号Doutに変換され、ディジタル出力部から出力さ れる。

【0024】図19は、従来の他のカラーCCD撮像素子を示す構造説明図である。

【0025】このカラーCCD撮像素子は、赤、緑、青3色の電気信号用の出力回路の後段にアナログスイッチSWを配置し、赤、緑、青の各電気信号を、電位制御信号 1, 62、リセット信号RSTに同期してライン毎に切り換え、1つの出力端子RGBoutから選択信号SELによって選択的に出力するようにした点が図12のものと異なる。すなわち、赤信号を1ライン分読み出した後、緑信号を1ライン分読み出し、さらに、青信号を1ライン分読み出し、さらに、青信号を1ライン分読み出した電気信号は、後述の相関2重サンプリングを施した後、アナログ/ディジタル変換する。このような構造のカラーCCD撮像素子では、各色の電気信号が選択的に出力されるので、画像読取装置において、バッファアンプやクランプ回路を図17のように各色毎に設ける必要がなくなり、回路構成が簡略化される。

*10* 【0026】

【発明が解決しようとする課題】上述のように、従来のカラーCCD撮像素子では、赤、緑、青についての電気信号が別々のチャネルの出力回路を介して出力される。各出力回路の終段はFET26で構成されるのが通常であるが、FET26の特性ばらつきによって、入出力のリニアリティ特性に差異が生じる(図16参照)。そのため、チャネル間のレベルバランスが崩れ、後段処理の際のグレーバランスが不良となる場合があった。このような問題は、カラー/モノクロを問わず、複数チャネルのCCDを用いるCCD撮像素子に共通に発生する。

8

【0027】また、従来の画像読取装置は、CCD操像 素子から出力される電気信号をクランプ回路やサンプル・ホールド回路を通し、アナログスイッチで切り替えて A/D変換器に入力しているのでスイッチングノイズが発生し、高速処理をする場合にはそれが顕著になるという問題もあった。

【0028】そこで本発明の課題は、複数のCCDシフトレジスタに蓄積された電荷を出力する際のリニアリティ特性の差異を解消することができる、改良されたCCD提像素子を提供することにある。

【0029】本発明の他の課題は、ノイズの発生を抑制 して高品質の画像を得る画像読取装置を提供することに ある。

#### [0030]

【課題を解決するための手段】上記課題を解決する本発明のCCD撮像素子は、それぞれ列状に並設された受光素子群から出力される電気信号を自己の出力ゲートへ一括排出する複数のCCDシフトレジスタと、各CCDシフトレジスタの出力ゲートと一体に形成され、各出力ゲートに排出された電気信号を多重化して出力する共通出力回路と、を有することを特徴とする。

【0031】各CCDシフトレジスタには、各受光素子 群の駆動を共通に制御するための第1制御信号の入力用 電極と、自己の出力ゲートと前記共通出力回路との導通 を個別的に制御するための第2制御信号の入力用電極と が設けられる。

【0032】あるいは、各CCDシフトレジスタが、自己の受光索子群の駆動を個別的に制御するための第1制御信号の入力用電極と、自己の出力ゲートと前記共通出力回路との導通を共通に制御するための第2制御信号の入力用電極とを設けるようにしてよい。

【0033】各CCDシフトレジスタが、それぞれ他の CCDシフトレジスタと相異なる色の受光量に対応する 電気信号を排出するようにすることで、カラーCCD撮 像素子を構成することができる。

【0034】前記共通出力回路は、例えば各CCDシフトレジスタの出力ゲートに排出された電荷を順次電圧に変換する単一の電荷一電圧変換部と、各出力ゲートに蓄積された電荷をリセットする単一のリセットゲートとを含んで構成する。

【0035】また、前記他の課題を解決する本発明の画像読取装置は、本発明のいずれかのCCD撮像素子と、個々のCCDシフトレジスタの受光素子群を個別的且つ異なるタイミングで駆動制御し、各出力ゲートと前記共通出力回路とを共通タイミングで導通制御するとともに、前記導通制御によって前記共通出力回路から多重出力される個々の電気信号にプリチャージ成分を形成するためのリセット制御を行う制御手段と、を有することを特徴とする。

【0036】前記制御手段は、各CCDシフトレジスタ

の受光素子群を共通タイミングで駆動制御し、個々の出力ゲートと前記共通出力回路とを個別的且つ異なるタイミングで導通制御するとともに、前記導通制御によって前記共通出力回路から多重出力される個々の電気信号にプリチャージ成分を形成するためのリセット制御を行うように変更することもできる。

【0037】上記他の課題を解決する本発明の他の画像 競取装置は、本発明のいずれかのCCD撮像索子と、前 記共通出力回路から多重出力される電気信号を画像情報 10 に変換する画像変換回路とを有し、前記画像変換回路 は、個々の電気信号を、プリチャージ成分と信号成分と の差分値を表すディジタル信号に変換する電子回路を含 んでなる。前記電子回路は、例えば、前記電気信号のプ リチャージ成分を後続の信号成分の処理時間だけ遅延さ せる遅延回路と、遅延後のプリチャージ成分を前記信号 成分から差し引いて差分値を表すディジタル信号を生成 する回路とを含んで構成する。

#### [0038]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0039】(第1実施形態)図1は、本発明のCCD 撮像素子をカラーCCD撮像素子に適用した場合の構造 例を示す図である。なお、図12に示した従来のカラー CCD撮像素子と同一機能の要素については同一符号を 付してある。

【0040】この実施形態のカラーCCD撮像素子は、CCDシフトレジスタ10、受光した光エネルギーに比例した量の電荷(ここでは電子)を発生するフォトダイオード12、フォトダイオード12に蓄積した電荷をCCDシフトレジスタ10に転送する転送ゲート11、CCDシフトレジスタによってバケツリレー式に転送されてきた電荷を出力側に転送する出力ゲート13R,13G,13B(統一的に説明するときは13とする)、プリアンプの入力部であるフローティングソース14、フローティングソース14に流れ込んだ電荷を初期状態に戻す為のリセットゲート15、及びフローティングソース14の電気信号(ここでは画素毎の信号電圧)を外部に出力するためのソースフォロア型のプリアンプ(以下、FET)16を有している。

40 【0041】CCDシフトレジスタ10、転送ゲート11、フォトダイオード12、出力ゲート13は、赤、緑、青の各色について別々に備えられており、一方、フローティングソース14、リセットゲート15、FET16 (以下この3つの部分を総称して共通出力回路と呼ぶ)は、赤、緑、青に対して共通としている。

【0042】カラーCCD撮像素子に入力される制御信号は、以下のとおりである。まず、CCDシフトレジスタ10の入力電極には、電荷を順次バケツリレー式に送り出すための電位を与える電位制御信号φ1,φ2が3 50 色共通に入力され、転送ゲート11の電極には転送ゲー ト信号TGが全色共通に入力される。なお、電位制御信号 $\phi$ 1,  $\phi$ 2 および転送ゲート11の電極自体は、各色毎に設けておいてもよい。出力ゲート13には、入力用電極17R, 17G, 17B (統一的に説明するときは17とする)を介して、その電位を個別的に調整して外部から導通制御を行うための導通制御信号(以下、出力ゲート信号と称する)Rog, Gog, Bogが色別に入力される。リセットゲート15には共通リセット電極18を介してリセット信号RSTが入力される。

【0043】図2は、上記カラーCCD撮像素子の動作 タイミング図であり、転送ゲート信号TG、電位制御信 号 a 1、 a 2、出力ゲート信号Rog, Gog, Bog、リセ ット信号RST、及び出力される電気信号RGBoutの 変化状態を示している。図3(a)~(c)は、電荷の **蓄積過程を、各色フォトダイオード12-転送ゲート1** 1-CCDシフトレジスタ10の間の電位変化によって 示したものであり、図4 (a) ~ (e) 及び図5 (a) ~(e)は、電荷転送過程を3画素分のCCDシフトレ ジスタ10-出力ゲート13-フローティングソース1 4-リセットゲート15間の電位の変化により示したも 20 のである。なお、図中の粒状のものが電子である。図3 ~図5は、いずれも赤、緑、青の3チャネルについて示 してある。また、電位の高低は、電子が移動し易い方を 下にするようにしてある。つまり、電極にHighレベ ルの電圧が印加されたときは低く、Lowレベルの電圧 が印加されたときは高くなる。

【0044】次に、本実施形態のカラーCCD撮像素子において光エネルギーによって発生した電荷が電気信号として出力される過程を以下に説明する。まず、図2上段に示したタイミングT(= t0~t11)の場合の動 30作を説明する。

【0045】図3(a)はタイミングTが t 0のときの 状態であり、各色フォトダイオード12に電荷が蓄積さ れている。このとき、転送ゲート信号TGはLowレベ ルであり、転送ゲート11は閉まった(高い)状態にな っている。CCDシフトレジスタ10には、電荷が転送 されてしまった後なので、電荷は残っていない。

【0046】図3(b)はタイミングTが t 1のときの 状態であり、転送ゲート信号TGがHighレベルにな り、転送ゲート11が開かれた(低くなった)直後であ る。この状態では、フォトダイオード12に蓄積された 電荷がCCDシフトレジスタ10に流れ込んでいる。

【0047】図3 (c) はタイミングTが t 2のときの 状態である。各色フォトダイオード12の電荷が全てC CDシフトレジスタ10に転送完了したところである。

【0048】図4及び図5では、フォトダイオード12からCCDシフトレジスタ10に転送された電荷がバケツリレー式に共通出力回路に転送されていく様子が示されている。

【0049】まず、図4 (a) はタイミングTが t 2の

ときの状態であり、フォトダイオード12の電荷が全て CCDシフトレジスタ10に転送された直後の状態になっている。このとき、電位制御信号φ1はHighレベル、電位制御信号φ2はLowレベル、出力ゲート信号 Rog, Gog, Bogは共Lowレベル、リセット信号RS TはLowレベルであり、電荷は、一番低いところに集まっている。

10

【0050】図4(b)はタイミングTがt3のときの 状態である。この時点で、電位制御信号 φ1, φ2がそ 10 れぞれHighからLowレベル、LowからHigh レベルに変化し始める。ここでは、CCDシフトレジス タ10の電位が1/2 画素分、共通出力回路の方向に移 動し、それに伴い、電荷がより安定な電位の方向(1/ 2 画素分だけ出力回路方向)に移動していく様子を示し てある。

【0051】図4(c)はタイミングTがt4の状態であり、赤の出力ゲート信号RogがLowからHighレベルになって赤の出力ゲート13Rが開かれ、電荷が安定点であるフローティングソース14に流れ込んでいる状態を示している。フローティングソース14はFET16のゲートに接続されており、FET16のソースフォロア回路によりフローティングソース14に蓄積された電荷量に比例した赤についての電気信号(信号電圧)がRGBoutとして外部に出力される。

【0052】図4 (d) はタイミングTが t 5のときの 状態であり、リセット信号RSTがLowからHigh レベルになってリセットゲート15が開けられ、フロー ティングソース14の赤の電荷を初期化した状態を示し ている。

30 【0053】図4(e) はタイミングTが t 6のときの 状態であり、緑の出力ゲート信号GogがLowからH i ghレベルになり、緑の出力ゲート13Gが開かれて電 荷が安定点であるフローティングソース14に流れ込ん でいる状態を示している。このとき、緑についての電気 信号がRGBoutとして外部に出力される。

【0054】図5 (a) はタイミングTが t 7のときの 状態であり、リセット信号RSTがLowからHigh レベルになってリセットゲート15が開けられ、フロー ティングソース14の緑についての電荷を初期化した状 40 態を示している。

【0055】図5(b)はタイミングTが t 8のときの状態であり、青の出力ゲート信号BogがLowからHighレベルになって青の出力ゲート13Bが開かれて電荷が安定点であるフローティングソース14に流れ込んでいる状態を示している。このとき、青についての電気信号がRGBoutとして外部に出力される。

【0056】図5(c)はタイミングTが t 9のときの 状態であり、リセット信号RSTがLowからHigh レベルになってリセットゲート15が開けられ、フロー 50 ティングソース14の青の電荷を初期化した状態を示し ている。これで最初の画素の赤、緑、青についての電気 信号を全て出力し終わったことになる。

【0057】図5 (d) はタイミングTが t 10のとき の状態であり、電位制御信号φ1がLowからHigh レベル、電位制御信号φ2がHighからLowレベル に変化した直後の状態を示している。この時点で、電荷 が1/2画素分だけ共通出力回路の方向に移動し始め

【0058】図5 (e) は タイミングTがt11のと きの状態であり、t2から1サイクル経過してCCDシ フトレジスタ10上で丁度1画素分の電荷の転送を終了 したところである。以後、このサイクルを繰り返して 赤、緑、青の各画素についての電荷が1画素分ずつ共通 出力回路に送られ、多重化された電気信号RGBoutと して外部に出力される。

【0059】図6は、このようにして得られる電気信号 RGBoutの入出力特性図(実測値)である。横軸は蓄 積時間、縦軸は赤、緑、青の各信号電圧であり、従来品 の特性を示した図16に対応させてある。この図6から 明らかなように、出力回路を共通にすることにより、色 20 毎に入出力特性が揃ったものにすることができる。

【0060】このように、本実施形態のカラーCCD撮 像素子では、複数のCCDシフトレジスタ10から転送 されてきた信号電荷を共通出力回路を介して電気信号に 変換して外部に出力しているので、従来のカラーCCD 撮像素子のようなリニアリティ差の問題が全く発生しな い。そのため、赤、緑、青の各色毎のパランスがくずれ ることがなくなる。

【0061】次に、上記カラーCCD撮像素子を用いた 画像読取装置について説明する。図7は本実施形態の画 像読取装置のブロック構成図、図8は、この画像読取装 置の動作タイミング図である。

【0062】本実施形態の画像読取装置1は、例えば図 1に示した構造のカラーCCD撮像素子A1と、このカ ラーCCD撮像素子A1を制御する制御装置A2と、画 像変換回路とを備えている。制御装置A2は、カラーC CD撮像素子A1の動作を、上記電位制御信号 φ1, φ 2、転送ゲート信号TG、出力ゲート信号Rog, Gog, Bog、リセット信号RSTにより制御する装置である。

【0063】また、画像変換回路は、カラーCCD撮像 素子A1から出力された電気信号RGBoutのインピー ダンス変換及び極性反転を行うバッファアンプA3と、 バッファアンプA3の出力信号をディジタル信号に変換 するA/D変換器A4と、変換後のディジタル信号をラ ッチするラッチ回路A5と、インバータA6と、加算器 A7とを有している。

【0064】A/D変換器A4は、クロック φA/Dが Highレベルの期間はアナログ入力部に入ってくるア ナログ信号ADinをサンプルし、Lowレベルの期間は ホールドする。そして、このホールドされた信号を、次 50 常時オンとなるレベルに固定している。リセットゲート

のサイクルのクロック。A/Dの立ち上がりに同期し て、ディジタル信号ADoutに変換してディジタル出力 部より出力する。A/D変換する部分は、プリチャージ 部pCR, pCG, pCBと信号部SR, SG, SBで ある。プリチャージ部 p C R, p C G, p C B のディジ タル信号はラッチ回路A5に一時記憶される。

12

【0065】ラッチ回路A5は、ラッチ制御信号φLa tchがHighレベルの期間は入力された信号をその まま出力し、Lowレベルの期間はHighレベルのと きの値を保持する機能をもつ。加算器A7には、ラッチ 回路の反転出力がA入力、インバータA6を介したA/ D変換器A4の出力がB入力に、それぞれ入力される。 また、キャリー入力 (Cin) にはHighレベルの信号 が入力される。カラーCCD撮像索子A1から出力され た電気信号RGBoutはパッファアンプA2で極性反転 されているため、加算器A7の出力は、信号部SR、S G. SBからそれぞれ対応するプリチャージ部pCR, pCG, pCBを差し引いた信号となり、各色毎の差分 信号Doutが得られる。

【0066】なお、図7に示した画像読取装置1では、 カラーCCD撮像索子A1からの電気信号RGBoutの プリチャージ部pCR, pCG, pCBと信号部SR, SG、SBをそれぞれディジタル信号に変換した後にそ の差分を求める構成であるが、常にこのようにしなけれ ばならないものではなく、アナログ信号の状態で両者の 差分をとった後にディジタル変換してもよい。

【0067】このように、第1実施形態の画像読取装置 では、従来装置において不可欠であったアナログスイッ チを不要としているので、高速処理を行う場合であって もノイズが発生せず、高品質の画像信号が得られる。ま た、図17との比較から明らかなように、従来装置に比 べて画像変換回路部品の削減も可能になるので、安価に 回路を構成することもできる。従って、高速、高画質、 低価格の画像読取装置を実現することができる。

【0068】 (第2実施形態) 図9は、カラーCCD撮 **像素子の他の構造例を示す図であり、図1及び図12に** 示したカラーCCD撮像素子と同一機能の要素について は同一符号を付してある。この実施形態では、電位制御 信号φ1R, φ2R、φ1G, φ2G、φ1B, φ2B 40 が、それぞれ対応する色のCCDシフトレジスタ10の 入力電極に独立に入力されるようになっている。但し、 転送ゲート11の電極には、転送ゲート信号TGが各色 共通に入力される。なお、転送ゲート11の電極自体 は、各色毎に設けておいてもよい。

【0069】出力ゲート13には、第1実施形態の場合 と同様、入力用電極17が形成され、これらの入力用電 極には、出力ゲート信号Rog、Gog、Bogが供給されて いるが、この実施形態では、これらの出力ゲート信号R og、Gog、Bogのレベルを、転送ゲート11との導通が 15には、共通リセット電極18を介して一定周期のリセット信号RSTが入力されるようになっている。上記各信号φ1R,φ2R、φ1G,φ2G、φ1B,φ2B、TG、Rog、Gog、Bogは、図10に示すように、制御装置A21から供給される。図10中、符号A11は上記カラー撮像素子A11である。

【0070】このカラーCCD撮像索子A11の動作タ イミングは図11に示すとおりである。すなわち、転送 ゲート信号TGによって一旦共通タイミングですべての CCDシフトレジスタ10が稼働状態になった後、各色 10 のCCDシフトレジスタ10がそれぞれ一定時間づつ遅 れて対応する色の電気信号の蓄積を開始する。出力ゲー ト13は常時共通出力回路と導通しているので、電気信 号の蓄積が終了した時点で、各色の電気信号R(赤)、 G (緑), B (青) が順次CCDシフトレジスタ10、 出力ゲート13を通じて共通出力回路に排出される。各 電気信号R, G, Bは、共通出力回路においてこの順に 多重化され、一つの電気信号RGBoutとして画像読取 装置に送られる。従って、第1実施形態の場合と同様、 アナログスイッチが不要となるので、高速処理を行う場 20 合であってもノイズが発生せず、高品質の画像信号が得 られる。

【0071】また、この実施形態では、各CCDシフトレジスタ10において一斉に出力ゲート直前まで電荷を転送しておいてから順次出力ゲートを開けるということではなく、リセット信号RSTの周期で規則的に排出させるので、CCDシフトレジスタ10に許容される最大転送速度で読み出せるようになり、第1実施形態のものよりも短い時間間隔で電気信号を出力することができるようになる。

【0072】また、図2との比較から明らかなように、赤用の電位制御信号 φ1R, φ2Rと緑用の電位制御信号 φ1G, φ2Gと専用の電位制御信号 φ1G, φ2Gと専用の電位制御信号 φ1B, φ2B、専用の電位制御信号 φ1B, φ2Bと赤用の電位制御信号 φ1R, φ2Rは、それぞれ一方が他方の1/3周期遅れでアクティブになるタイミングで周期的に作成されるので、各CCDシフトレジスタ10の制御が第1実施形態のものよりも単純化され、動作も安定になる。さらに、各CCDシフトレジスタ10から均等の時間間隔で電気信号が排出されるので、暗電流ムラの発生が抑制される利点もある。

#### [0073]

【発明の効果】以上の説明から明らかなように、本発明によれば、複数のCCDシフトレジスタに蓄積された電荷を出力する際のリニアリティ特性の問題が発生しないCCD撮像索子を提供することができる。

【0074】また、本発明によれば、ノイズの発生を抑制して高品質の画像を得ることができる画像読取装置を 提供することができる。 【図面の簡単な説明】

【図1】本発明の第1実施形態に係るカラーCCD撮像素子の一例を示す構造説明図。

【図2】第1実施形態のカラーCCD撮像素子の動作タイミング図。

【図3】第1実施形態のカラーCCD撮像素子における 電荷の蓄積過程を示す説明図であり、(a)  $\sim$  (c) は それぞれタイミングT=t0, t1, t2のときの状態 を示すものである。

【図4】第1実施形態のカラーCCD撮像素子における 電荷転送過程を示す説明図であり、(a)  $\sim$  (e) はそ れぞれタイミングT= $\pm$ 2,  $\pm$ 3,  $\pm$ 4,  $\pm$ 5,  $\pm$ 6の ときの状態を示すものである。

【図5】第1実施形態のカラーCCD撮像素子における 電荷転送過程(図4の続き)を示す説明図であり、

(a)  $\sim$  (e) はそれぞれタイミングT=t7, t8, t9, t10, t11のときの状態を示すものである。

【図6】第1実施形態のカラーCCD撮像素子の入出力 特性図。

【図7】第1実施形態の画像読取装置が備える画像変換 回路のブロック構成図。

【図8】第1実施形態の画像読取装置の動作タイミング 図

【図9】本発明の第2実施形態に係るカラーCCD撮像 素子の一例を示す構造説明図。

【図10】第2 実施形態の画像競取装置が備える画像変換回路の要部構成図。

【図11】第2実施形態のカラーCCD撮像素子の動作 タイミング図。

30 【図12】従来のカラーCCD撮像素子の一例を示す構造説明図。

【図13】図12に示した従来のカラーCCD撮像素子の動作タイミング図。

【図14】図12に示した従来のカラーCCD撮像素子における電荷の蓄積過程を示す説明図であり、(a)~(c)はそれぞれタイミングT=t0, t1, t2のときの状態を示すものである。

【図15】図12に示した従来のカラーCCD損像素子における館荷転送過程を示す説明図であり、(a)  $\sim$  (e) はそれぞれタイミングT=t2, t3, t4, t

(e) はそれぞれタイミングT = t 2, t 3, t 4, t 6のときの状態を示すものである。

【図16】図12に示した従来のカラーCCD撮像素子の入出力特性図。

【図17】従来の画像銃取装置が備える画像変換回路の ブロック構成図。

【図18】従来の画像 読取装置回路の動作タイミング 図

【図19】従来の他のカラーCCD撮像素子の構造説明

50 【符号の説明】

1, 2 画像読取装置

10R, 10G, 10B CCDシフトレジスタ

15

11R, 11G, 11B 転送ゲート

12R, 12G, 12B フォトレジスタ

13R, 13G, 13B 出力ゲート

14 フローティングソース

15 リセットゲート

16 FET

17R, 17G, 17B 出力ゲート信号入力用電極

18 共通リセット電極

A1, A11 カラーCCD撮像索子

A 2, A 2 1 制御装置


A3 バッファアンプ


A4 A/D変換器


A5 ラッチ回路


A7 加算器


【図1】





















【図9】




【図12】








[図17]



【図18】



【図19】

